| 108 getagte Artikel |
|
three-dimensional integrated circuit : 3D-IC
3D-Chip Ziel vieler Chip-Entwicklungen ist die Herstellung von immer kompakteren, platzsparenden Packages mit kleinstem Footprint. Diese Entwicklung setzt sich in den dreidimensionalen integrierten Schaltunge ... weiterlesen |
|
advanced CMOS logic : ACL
Advanced-CMOS-Logik Die Advanced CMOSLogic (ACL) kennzeichnet eine Entwicklungsstufe der CMOS-Logiken. Sie stammt aus den neunziger Jahren und zeichnet sich durch die enorm kurze Schaltzeit von nur 3 ns aus. Die ACL-Te ... weiterlesen |
|
atmospheric pressure chemical vapour deposition : APCVD
Atmospheric PressureCVD (APCVD) ist ein Beschichtungsverfahren, Chemical Vapour Deposition (CVD), das zur Herstellung von dotierten und undotierten Oxiden eingesetzt wird und mit atmosphärischem Dru ... weiterlesen |
|
application specific integrated circuit : ASIC
Ein ASIC (Application Specific Integrated Circuit) ist eine anwenderspezifische oder kundenspezifische integrierte Schaltung. Im Unterschied zu Standard-ICs wird ein ASIC gemäß den Kundenanforderung ... weiterlesen |
|
application specific standard product : ASSP
Anwendungsspezifische Standardprodukte (ASSP) sind Standard-Chipbausteine mit elementaren Programmiermöglichkeiten. Application Specific Standard Products (ASSP) werden in großen Stückzahlen hergest ... weiterlesen |
|
bipolar CMOS : BiCMOS
BiCMOS-Technologie Die BiCMOS-Technologie (Bipolar CMOS) ist eine Kombination der beiden wichtigsten Halbleitertechnologien, der bipolaren Technologie und der CMOS-Technologie. Logiken aus beiden Technologien, der B ... weiterlesen |
|
Bond-Pad
bond pad Bei der Konfektion von Chips wird der Chipkern, genannt Dice, mit Bondierungspunkten versehen, an die beim Bonden die mikrofeinen Bonddrähte von 12,5 µm bis 50 µm Durchmesser angeschweißt werden. Je ... weiterlesen |
|
Bondierung
bonding In der klassischen Chipherstellung wird der Chip-Kern, genannt Dice, auf einem Keramik- oder Plastiksubstrat befestigt. Der Die selbst ist nur einige Millimeter klein und besitzt viele Kontakte an d ... weiterlesen |
|
Bump
bump Im Kontext mit der Chip-Technologie sind Bumps kleine Bond-Pads, die für die Kontaktierung der Chips mit dem Substrat und auch für die Herstellung der elektrischen Verbindungen zwischen den Packages ... weiterlesen |
|
chip carrier : CC
Chip Carrier (CC) sind rechteckige Chip-Gehäuse mit Anschlusskontakten an allen vier Package-Seiten. Übersicht über Chip-Carrier-Packages Die Anschlusskontakte können als metallische Kontaktflächen ... weiterlesen |
|
complementary metal oxide semiconductor : CMOS
CMOS-Technologie Complementary Metal Oxide Semiconductor (CMOS) ist eine Halbleitertechnologie für Chips, Mikroprozessoren und auch diskrete Bauelemente, die sich durch eine geringe Leistungsaufnahme und kurze Schal ... weiterlesen |
|
carbon nano tube : CNT
Kohlenstoff-Nanoröhre Kohlenstoff-Nanoröhren, Carbon Nanotubes (CNT), sind kleinste Röhrchen mit einem Durchmesser von etwas über einem Nanometer (nm). Die Kohlenstoff-Nanoröhren bestehen aus Kohlenstoffatomen, deren he ... weiterlesen |
|
chip on tape : COT
Chip-on-Tape (COT) ist eine Package-Technologie bei der die einzelnen Chipmodule paarweise nebeneinander auf einem flexiblen dünnen Band platziert sind. Das Band hat üblicherweise eine Breit von 35 ... weiterlesen |
|
complex programmable logic device : CPLD
Ein Complex Programmable Logic Device (CPLD) ist ein vorkonfektionierter, frei konfigurierbarer Logikbaustein. Diese Bausteine, die eine Weiterentwicklung der Programmable Array Logic (PAL) und der ... weiterlesen |
|
chip-sized SAW package : CSSP
CSSP-Package Chip-Sized SAW Package (CSSP) ist eine von Epcos entwickelte Package-Technologie, mit der sich kleinste HF-Filter und HF-Duplexer mit Oberflächenwellenfiltern (SAW) aufbauen lassen. CSSP-Package eines ... weiterlesen |
|
charge trap flash : CTF
Charge-Trap-Flash (CTF) ist eine Technologie für Speicherzellen, vergleichbar dem Floating-Gate. Der Vorteil dieser Technologie ist darin zu sehen, dass sich die einzelnen Speicherzellen der CTF-Spe ... weiterlesen |
|
chemical vapour deposition : CVD
Chemische Gasphasenabscheidung Die chemische Gasphasenabscheidung, Chemical Vapour Deposition (CVD), ist ein chemisches Beschichtungsverfahren, das u.a. für die Beschichtung von optischen Komponenten, in der Chipherstellung, der ... weiterlesen |
|
Chip
chip Chips oder Dice sind Halbleiterbausteine, die aus dem Basismaterial für die sich darauf befindende integrierte Schaltung (IC) bestehen. Beim Basismaterial handelt es sich in der Regel um hochreines ... weiterlesen |
|
Chipherstellung
chip manufacturing Die Herstellung von Chips besteht aus vielen Einzelschritten, die bei der Züchtung eines Siliziumzylinders, den Ingots beginnt, über die Herstellung der Wafer und die lithografische Belichtung der Int ... weiterlesen |
|
chip on board : CoB
Chip-on-Board Chip on Board (CoB) ist eine gehäuselose Chip-Bauweise, die zur Technologie des Direct Chip Attach (DCA) zählt. Bei der CoB-Technologie wird das Chip direkt auf eine Leiterplatte oder auf ein Kerami ... weiterlesen |
|
chip on flex : CoF
Chip on Flex (CoB) ist eine spezielle Form der Chip on Board-Technologie (CoB) und gehört zur Technologie des Direct Chip Attach (DCA). Die wesentlichen Vorteile der CoF-Technologie liegen in ihrer ... weiterlesen |
|
chip on glass : CoG
Chip-on-Glass-Technik Chip on Glass (CoG) ist eine Technik, die vorwiegend in LCD-Displays eingesetzt wird. Bei dieser Technik sind die LCD-Anzeige und die Chips für den LCD-Treiber gemeinsam auf einer Glasplatte integri ... weiterlesen |
|
direct chip attach : DCA
Die DCA-Technik, Direct Chip Attach (DCA), ist eine Bestückungstechnik, bei der gehäuselose Chip direkt auf dem Substrat oder der Leiterplatte platziert werden. Chip-on-Board (CoB) und Chip on Flex ... weiterlesen |
|
Die-Sized SAW Package : DSSP
DSSP-Package Das Die-Sized SAW Package (DSSP) ist eine Weiterentwicklung der HF-Filter und Duplexer als Chip-Sized SAW Package (CSSP). Die DSSP-Packages, ebenfalls von Epcos entwickelt, sind nochmal kleiner al ... weiterlesen |
|
Dice
dice In einer bestimmten Fertigungsstufe werden einzelne Chips als "Die" bezeichnet, und zwar nachdem sie mit einer Diamantsäge oder mit einem Laserschneider aus dem Wafer ausgesägt wurden. Diesen Vorgan ... weiterlesen |
|
Dicing
dicing Dicing ist einer von vielen Arbeitsschritten bei der Chipherstellung. Es handelt sich um das Herausschneiden der Chipkerne aus dem Wafer. Das Ausschneiden eines einzelnen Chipkerns wird als Singulat ... weiterlesen |
|
Dotierung
doping Dotieren nennt man den Vorgang bei dem hochreines Halbleitermaterial mit Fremdatomen kontaminiert wird, deren chemische Wertigkeit anders ist, als die des Halbleitermaterials. Die Fremdatome werden ... weiterlesen |
|
extra large scale integration : ELSI
ELSI-Technologie Die ELSI-Technologie (Extra Large Scale Integration) kennzeichnet eine Integrationsdichte bei Chip. Die Integrationsdichte von Chips Mit ELSI werden integrierte Schaltungen (IC) bezeichnet, die zw ... weiterlesen |
|
equivalent oxide thickness : EOT
Halbleiter haben zwischen dem Transistorkanal und dem Gate ein Dielektrikum aus einem Oxid. Um hohe Schaltgeschwindigkeiten erreichen zu können, sollte ein solches Dielektrikum sollte äußerst dünn s ... weiterlesen |
|
extreme ultraviolet lithography : EUVL
EUV-Lithografie Integrierte Schaltungen (IC) werden in konventioneller Technik mit optischer Lithografie erzeugt. Um möglichst schmale Strompfade auf den Chips zu erzeugen, wird blaues oder violettes Licht eingeset ... weiterlesen |
|
flip chip ball grid array : FCBGA
FCBGA-Package Flip ChipBall Grid Array (FCBGA) ist eine Verbindungstechnik mit der der Die-Chip mit den Kontaktpunkten verbunden wird. FCBGA-Package (von unten), Foto: Intel Die Flip-Chip-Technik hat gegenüber de ... weiterlesen |
|
fan-in wafer level package : FI-WLP
Fan-In Wafer Level Packaging (FI-WLP) ist eine Interconnect-Technologie bei der die Fan-Ins der Chips direkt auf Chipebene miteinander verbunden werden. Ein typisches Beispiel sind die übereinanderl ... weiterlesen |
|
fan-out wafer level package : FO-WLP
Fan-Out Wafer Level Packaging (FO-WLP) ist eine Interconnect-Technologie bei der die Fan-Outs als Chip-zu-Chip-Verbindung miteinander verbunden werden. So beispielsweise bei übereinanderliegenden Di ... weiterlesen |
|
fan out panel level packaging : FOPLP
Fan-out Panel LevelPackaging (FOPLP) ist eine Packaging-Technologie mit hohem Miniaturisierungspotential. Die technologischen Voraussetzungen dafür bildet ein geformtes Panel, in das die Chips und a ... weiterlesen |
|
flat package : FP
Flat Pack Flat Pack ist eine Gehäuseform für integrierte Schaltungen (IC), Logiken und passive Bauelemente. Wie aus der Bezeichnung hervorgeht, handelt es sich bei einem Flat Pack oder Flat Package um ein fla ... weiterlesen |
|
field programmable function array : FPFA
Field Programmable Function Array (FPFA) sind rekonfigurierbare Prozessoren. Es ist ein Array aus Rechenwerken (ALU) bei dem sowohl die Funktion der Rechenwerke als auch die Verbindung der Rechenw ... weiterlesen |
|
field programmable RF : FPRF
Die Bezeichnung Field Programmable RF Transceiver (FPRF) steht für HF-Chips, die mehrere Frequenzbereiche und mehrere Standards abdecken. Es handelt sich um eine Schlüsseltechnologie mit der Mehrb ... weiterlesen |
|
Fabless
fabless Fabless-Unternehmen sind solche, die keine eigene Fertigungsstätten haben, sondern ihre Produktionen von anderen Fabriken ausführen lassen. Fab-less steht für fabriklos. Das Fabless-Geschäftsmodell ... weiterlesen |
|
Foundry-Modell
foundry model Das englische Wort Foundry bedeutet Gießerei und ist beim Foundry-Modell so zu interpretieren, dass Unternehmen bestimmte Aktivitäten miteinander verschmelzen. Beim Foundry-Modell handelt es sich u ... weiterlesen |
|
giant large scale integration : GLSI
GLSI-Technologie Giant Large Scale Integration (GLSI) ist die Nachfolgetechnologie von Extra Large Scale Integration (ELSI). Die Integrationsdichte von ChipsChips in GLSI-Technologie haben 100 Millionen (10exp8) u ... weiterlesen |
|
giga scale integration : GSI
GSI-Technologie Giga Scale Integration (GSI) ist die IC-Technologie mit der derzeit höchsten Konzentration an Transistoren, bas bedeutet der höchsten Integrationsdichte. Die Integrationsdichte von Chips GSI-Chips ... weiterlesen |
|
Graphen
graphene Silizium-Halbleiter stoßen bei über zehn Gigahertz an ihre Grenzen, selbst Verbindungshalbleiter wie Silizium-Germanium (SiGe) haben ihre Grenzfrequenzen bei etwa 60 GHz. Doch wie geht man mit höh ... weiterlesen |
|
high speed CMOS : H-CMOS
Die High-Speed-CMOS-Technologie (H-CMOS) hat die Vorteile der CMOS-Technologie, kombiniert allerdings die geringe Leistungsaufnahme mit einer kurzen Signallaufzeit von 9 ns. Sie ist damit vergleichb ... weiterlesen |
|
high-density lead-frame array : HDA
High-Density Lead-Frame Array (HDA) ist eine Packageform, die sich durch ihre hohe thermische Leitfähigkeit auszeichnet. HDA-Packages sind dreidimensional aufgebaut und bestehen aus einem einlagige ... weiterlesen |
|
hardware description language : HDL
Hardware-Beschreibungssprache Hardware-Beschreibungssprachen (HDL) dienen der Beschreibung, Synthese, Simulation und dem Test von digitalen Schaltungen; von Logiken, Gattern, Registern, Rechenwerken usw. Es gibt verschiedene ... weiterlesen |
|
high density packaging : HDP
High DensityPackaging (HDP) ist wie ASIC (Application Specific Integrated Circuit) eine Integrationstechnologie für Klein- oder Spezialserien. Bei der HDP-Technologie sind die Stückkosten geringer ... weiterlesen |
|
integrated circuit : IC
Integrierte Schaltung : IS Mit der Entwicklung der Halbleitertechnologie wurden zu Beginn der 60er Jahre die ersten integrierten Schaltungen (IC) vorgestellt. Wie aus der Bezeichnung hervorgeht, handelt es sich dabei um die I ... weiterlesen |
|
III-V-Verbindungshalbleiter
III-V compound semiconductor Die Bezeichnung III-V-Verbindungshalbleiter geht auf die Gruppe des Periodensystems zurück aus dem die Verbindungshalbleiter stammen. Zu der Hauptgruppe III des Periodensystems gehören Bor (B), Alum ... weiterlesen |
|
IV-IV-Verbindungshalbleiter
IV-IV compound semiconductor Neben den konventionellen Halbleitern aus Germanium oder Silizium gibt es Verbindungshalbleiter, die aus zwei Halbleitermaterialien bestehen. Diese Verbindungshalbleiter werden nach den Hauptgruppen ... weiterlesen |
|
Ingot
ingot Ingots sind Siliziumvorprodukte für die Chipherstellung oder die Herstellung von Solarzellen. Es sind die aus der Siliziumschmelze kommenden Siliziumblöcke oder Siliziumzylinder, aus denen die Wafer ... weiterlesen |
|
Integrationsdichte
integration density Die Integrationsdichte, Integration Density, ist eine Bezeichnung aus der Chip-Technologie. Dank einer rasanten technologischen Entwicklung der integrierten Schaltung konnte die Schaltkreisdichte au ... weiterlesen |
|
leadless ceramic chip carrier : LCCC
LCCC-Package Das LCCC-Package (Leadless Ceramic Chip Carrier) gehört zu den keramischen Chip-Carrier-Packages, die keine Anschlussdrähte haben. Übersicht über Chip-Carrier-Packages LCCC-Packages sind rechtecki ... weiterlesen |
|
leadless leadframe package : LLP
LLP-Package Um moderne Kommunikationsgeräte wie Handys, Smartphones und PDAs, MP3-Player und Flachbildschirme noch flacher bauen zu können, gibt es mit den von National Semiconductor entwickelten superflachen L ... weiterlesen |
|
low pressure CVD : LPCVD
Low PressureChemical Vapour Deposition (LPCVD) ist ein Beschichtungsverfahren, das im Gegensatz zu den anderen CVD-Verfahren, Chemical Vapour Deposition, mit Unterdruck arbeitet. Das LPCVD-Verfahre ... weiterlesen |
|
large scale integration : LSI
LSI-Technologie Die Entwicklung der integrierten Schaltung (IC) war im Wesentlichen durch die Dichte der Transistoren auf einem Chip bestimmt. Die Integrationsdichte von Chips Da sich die Dichte im Laufe der Entwic ... weiterlesen |
|
low temperature cofired ceramics : LTCC
LTCC-Package Low Temperature Cofired Ceramics (LTCC) sind glaskeramische Folien, die als Trägermaterial in der Dickschichttechnik und für Dickschichtbauelemente der Mikrosystemtechnik benutzt werden. Sie werden ... weiterlesen |
|
low voltage CMOS : LVC
Durch Niederspannungs-CMOS-Logiken, Low VoltageCMOS (LVC), wird die Leistungsaufnahme von Bus-Schnittstellen wesentlich reduziert und gleichzeitig die Kompatibilität zu älteren Industriestandardkomp ... weiterlesen |
|
multi chip package : MCP
Durch die zunehmende Miniaturisierung werden häufig mehrere Chips in einem Gehäuse kombiniert. Eine solche kombinierte Anordnung nennt man Multi-Chip-Package (MCP). In einem MCP-Bausteine können Lo ... weiterlesen |
|
molded core embedded package : MCeP
MCeP-Package Das MCeP-Package, Molded Core Embedded Package, ist ein hybrides Gehäuse, das aus zwei übereinander liegenden Substraten besteht. Das obere Substrat enthält einen Kupferkern und ist über Lötkugeln m ... weiterlesen |
|
micro lead frame : MLF
MLF-Package Das von Amkor entwickelte MicroLeadFramePackage (MLF) ist ein flaches, kleines und sehr leichtes Plastikpackage mit kupferbasiertem Substrat. Das MLF-Package hat keine Anschlussdrähte sondern nur k ... weiterlesen |
|
metal oxide semiconductor : MOS
MOS-Technologie Die MOS-Technologie (Metal OxideSemiconductor) ist eine monolithische Halbleiter-Technologie für diskrete Bauelemente und integrierte Schaltungen (IC), die in den verschiedenen Varianten als NMOS (n ... weiterlesen |
|
MOS-Kondensator
MOS capacitor In der Halbleiterelektronik werden Kondensatoren in MOS-Technologie aufgebaut. MOS-Kondensatoren werden in Halbleiterspeichern, Schieberegistern und CCD-Sensoren eingesetzt und bestehen aus versc ... weiterlesen |
|
medium scale integration : MSI
MSI-Technologie Medium Scale Integration (MSI) ist eine Angabe für die Integrationsdichte von integrierten Schaltungen (IC). Die Integrationsdichte von ChipsChips in MSI-Technologie sind monolithisch, sie haben z ... weiterlesen |
|
Micro-SMD-Package
micro SMD Der kontinuierliche Trend zur Verkleinerung von mobilen Geräten zeigt sich auch in der Miniaturisierung der Bauteile, Logiken und Prozessoren. Mittels Micro-SMD hat sich der Footprint von Packages ... weiterlesen |
|
nano electro mechanical system : NEMS
Nanosystemtechnik Nano Electro Mechanical System (NEMS) sind eine Kombination aus mechanischen und optischen Elementen sowie Sensoren, Aktoren und elektronischen Schaltungen auf einem Substrat, bzw. Chip. Sie sind ei ... weiterlesen |
|
Network-on-Chip
network on chip : NoC Die Verkleinerung der Geräte und der ständig steigende Integrationsgrad von Chips haben dazu geführt, dass ganze Systeme mit Prozessoren, Controllern, Speicherbausteinen und anderen Komponenten auf ... weiterlesen |
|
opto-electronic integrated circuit : OEIC
Opto-elektronische integrierte Schaltung Bei Chips für die optische Übertragungstechnik unterscheidet man zwischen solchen, die nur aus optischen Komponenten aufgebaut sind und keine elektronischen Komponenten enthalten, und solchen, die o ... weiterlesen |
|
optical proximity correction : OPC
Optical Proximity Correction (OPC) ist ein Korrekturverfahren von fotolithografischen Belichtungen. Mit dem OPC-Verfahren werden die Randschärfe von lithografischen Strukturen und deren Auflösung ve ... weiterlesen |
|
photonic integrated circuit : PIC
Photonisches IC Photonic Integrated Circuit (PIC) sind integrierte optische Schaltkreise in denen verschiedene photonische Funktionen integriert sind. Ein PIC-Chip ist vergleichbar einem elektronischen Integrated C ... weiterlesen |
|
plastic leaded chip carrier : PLCC
PLCC-Package Der PLCC-Baustein (Plastic Leaded Chip Carrier) ist ein Kunststoff-Chipträger und entspricht dem Quad Flat J-Lead (QFJ). Er ist quadratisch wie das Quad Flat Package (QFP) und hat nach unten gebogen ... weiterlesen |
|
programmable system on chip : PSoC
Das progammierbare System-on-Chip (PSoC) unterscheidet sich gegenüber dem System-on-Chip (SoC) durch eine höhere Funktionalität und die Programmierbarkeit. Ein PSoC-Baustein vereint analoge mit dig ... weiterlesen |
|
physical vapour deposition : PVD
Die Dünnschichttechnik arbeitet ch dem Additivverfahren bei dem einzelne Schichten auf ein Substrat aufgedampft werden. Um Oxidationen und Verunreinigungen zu vermeiden erfolgt die Beschichtung un ... weiterlesen |
|
Package-Abkürzungen
package abbreviations Übersicht über gebräuchliche Abkürzungen die die Bauart und Bauform von analogen und digitalenChips betrifft: Antifuse Actel FPGAs BCA, Bare Chip Attach BCP, Bare Chip Processing BCC, BumpChip Ca ... weiterlesen |
|
Packaging
packaging Bei der Herstellung von konfektionierten integrierten Schaltungen wird der Die-Chip, das ist der Chipkern, mit einem schützenden Gehäuse umgeben und mit den Anschlusskontakten verbunden. Diesen Vorg ... weiterlesen |
|
Planar
planar In der Halbleitertechnik und bei der Herstellung von Chips, Halbleiterspeichern, von analogen und digitalen Bauelementen und Schaltungen wird oft von planarer Herstellung oder planarer Technik ges ... weiterlesen |
|
package on package : PoP
PoP-Package Bei Package-on-Package (PoP) handelt es sich um Chips in einem flachen Gehäuse, die aufeinander montiert sind, wie Lego-Bausteine. So können beispielsweise mehrere BGA-Packages miteinander kombinier ... weiterlesen |
|
reliability, avaibility, maintainability, safety : RAMS
Reliability, Avaibility, Maintainability und die Safety (RAMS) stehen für Zuverlässigkeit, Verfügbarkeit, Wartbarkeit und Sicherheit. Die erwähnten Eigenschaften bilden gemeinsam die Verlässlichkei ... weiterlesen |
|
redistributed chip packaging : RCP
RCP-Package Redistributed ChipPackage (RCP) ist eine Package-Technologie, die die klassische Halbleiterverdrahtungstechnik für Chips über Metallisierungsebenen benutzt. Sie hat eine höhere Integrationsdichte al ... weiterlesen |
|
redistribution layer : RDL
Umverteilungsschicht Redistribution bedeutet Umverdrahtung, Umverteilung oder Neuverteilung. Redistribution Layer (RDL) sind spezielle Schichten in einem Package, um Verbindungen an gewünschte Stellen umzuleiten. Das ... weiterlesen |
|
single edge contact : SEC
Die SEC-Technik (Single Edge Contact) ist eine Package-Technologie von Intel aus den 90er Jahren, die erstmals beim Pentium Pro 200 eingesetzt wurde. Die Single Edge Contact-Technik vereint die Zent ... weiterlesen |
|
single edge contact cartridge : SECC
Single Edge Contact Cartridge (SECC) ist eine spezielle Bauform für Mikroprozessoren, die so genannten Slot-Prozessoren. Die Pozessoren befinden sich auf einer kleinen Steckkarte, die in einem Plastik ... weiterlesen |
|
semiconductor embedded in substrate : SESUB
Semiconductor Embedded in Substrate (SESUB) ist eine von TDK entwickelte Substrattechnologie, bei der viele Funktionseinheiten auf einer 3D-Integrationsplattform untergebracht werden. Neben mehreren ... weiterlesen |
|
surface horizontal package : SHP
Das SHP-Package (Surface Horizontal Package) ist ein aufgebaut wie ein Single Inline (SIL); es wird aber direkt stehend in SMT-Technik auf das Motherboard gelötet. Die Anschlüsse befinden in einer ... weiterlesen |
|
super large scale integration : SLSI
SLSI-Technologie Das Super Large Scale Integration (SLSI) ist eine Angabe über die Integrationsdichte von Chips. Entwicklung der Integrationsdichte und der StrukturbreiteIntegrierte Schaltungen (IC) in SLSI-Technolo ... weiterlesen |
|
small scale integration : SSI
SSI-Technologie Die Integrationsdichte von Schaltkreisen in einer integrierten Schaltung wird als Scale Integration bezeichnet. Je nach der Höhe der Dichte setzt man vor dieses Akronym einen oder zwei weitere Kennz ... weiterlesen |
|
Strukturbreite
structure width Der Begriff Strukturbreite wird bei integrierten Schaltungen (IC) benutzt und kennzeichnet die technische Realisierbarkeit von der Breite der Strompfade und den dielektrischen Bereichen. Die Struktu ... weiterlesen |
|
Substrat
substrate Mit Substrat wird ein festes Material bezeichnet, das als Basismaterial benutzt wird, und auf das andere Materialien aufgebracht werden können. In der Elektronik und Informationstechnik bilden Subst ... weiterlesen |
|
Superskalar
super scalar Der Begriff superskalar kommt in Prozessor-Architekturen vor und wird für Prozessoren benutzt, die Instruktionen parallel abarbeiten. Dabei handelt es sich in der Regel um die Prozessoren, die die h ... weiterlesen |
|
System-Basis-Chip
system basis chip : SBC Unter System-Basis-Chips (SBC) sind monolithische integrierte Chips zu verstehen, die analoge Standardfunktionen wie beispielsweise das Power Management (PM), den Schutz des Systems vor elektromag ... weiterlesen |
|
System-in-Package
system in package : SiP Mit System in Package (SiP) werden Halbleiterschaltungen bezeichnet, die in einem Package verschiedene Chips zu einem kompletten elektronischen System vereinen. Bei einem solchen SiP-Package werden ... weiterlesen |
|
System-on-Chip
system on chip : SoC Ein System-on-Chip (SoC) ist ein komplettes System auf einem Chip, das verschiedenste Schaltungsteile integriert hat. Ein System-on-Chip ist die Integration von Zentraleinheiten, weiteren Prozessore ... weiterlesen |
|
thin fine-pitch ball grid array : TFBGA
TFBGA-Package Das TFBGA-Package (Thin Fine-Pitch Ball Grid Array) ist vergleichbar dem BGA-Package mit dem Unterschied, dass die kugelförmig geformten Lötpunkte an der Package-Unterseite einen geringeren Abstand ... weiterlesen |
|
TO-Leadless-Package
TO-leadless Ein TO-Leadless-Package ist ein TO-Package ohne Anschlussbeine für die SMT-Technik. TO-Leadless-Packages sind konzipiert für Leistungshalbleiter mit hohen Stromdichten wie Transistoren, MOSFETs, ... weiterlesen |
|
thin small leadless package : TSLP
Thin Small Leadless Packages (TSLP) sind kleine und kleinste SMD-Packages für Analogschaltungen. Wie aus der Bezeichnung hervorgeht sind sie äußerst dünn und haben eine Bauhöhe von weit unter einem ... weiterlesen |
|
thin super small leadless package : TSSLP
Thin Super Small Leadless Packages (TSSLP) unterscheiden sich von den Thin Small Leadless Packages (TSLP) dadurch, dass sie noch schmaler sind als diese. Wie aus der Bezeichnung hervorgeht sind sie ... weiterlesen |
|
through-silicon via : TSV
Silizium-Durchkontaktierung Die Through-Silicon-Via-Technik (TSV) ist eine Durchkontaktierungstechnik auf Silizium-Basis. Mit der TSV-Technik wird eine kürzest mögliche Verbindung zwischen der Chip-Unterseite zur Chip-Oberseit ... weiterlesen |
|
ultra large scale integration : ULSI
ULSI-Technologie Ultra Large Scale Integration (ULSI) ist eine Angabe über die Integrationsdichte von Chips. Die Integrationsdichte von ChipsIntegrierte Schaltungen (IC) in ULSI-Technologie haben zwischen einhunde ... weiterlesen |
|
UltraCMOS
UltraCMOS ist eine patentierte CMOS-Technologie, die vorwiegend in Geräten der Mobilfunktechnik eingesetzt wird. Bei UltraCMOS handelt sich um eine patentierte Technologie, bei dem ultra-dünnes Sil ... weiterlesen |
|
vertical NAND : V-NAND
V-NAND-Flash V-NAND-Flashs sind Speicherchips bei denen die Speicherzellen in vielen vertikalen Lagen angeordnet sind. Durch die Stapelbauweise der Chips übereinander werden die Speicherbausteine äußerst kompak ... weiterlesen |
|
very-thin fine-pitch ball grid array : VFBGA
VFBGA-Package Das VFBGA-Package (Very-Thin Fine-Pitch Ball Grid Array) ist vergleichbar mit dem Thin Fine-Pitch Ball Grid Array (TFBGA) mit dem Unterschied, dass die kugelförmig geformten Lötpunkte an der Package ... weiterlesen |
|
very large scale integration : VLSI
VLSI-Technologie Very Large Scale Integration (VLSI) ist eine Technik für integrierte Schaltungen (IC), die sich durche eine hohe Integrationsdichte auszeichnet. Entwicklung der Integrationsdichte und der Strukturbr ... weiterlesen |
|
vision system on a chip : VSoC
Vision System on Chip (VSoC) sind komplette Systeme, die sich auf einem Chip befinden, die allerdings im Unterschied zu System-on-Chip (SoC) auch die Nachbearbeitung der erfassten Informationen umfa ... weiterlesen |
|
wafer level packaging : WLP
WLP-Package Das WaferLevelPackaging (WLP) ist eine Interconnect-Technologie für Chip-zu-Chip-Verbindungen. Sie unterscheidet sich vom konventionellen Packaging von Integrierten Schaltungen dadurch, dass alle ... weiterlesen |
|
Wafer
wafer Ein Wafer ist eine flache ca. 1 mm dünne runde Scheibe aus einem Halbleitermaterial, die die Basis für integrierte Schaltungen (IC) bildet. Der Wafer ist das Ausgangsprodukt für die Chipherstellung. E ... weiterlesen |
|
zigzag inline package : ZIP
Die ZIP-Bauweise (Zigzag Inline Package) entspricht im Wesentlichen dem Single Inline Package (SIP). Im Gegensatz zu diesem sind die in Reihe liegenden Anschlussstifte in einer Zick-Zack-Linie nach ... weiterlesen |
|
embedded wafer level ball grid array : eWLB
Embedded WaferLevelBall Grid Array (eWLB) ist eine Weiterentwicklung des WLB-Packages resp. des Wafer Level Packagings (WLP). EWLB-Packages sind wesentlich flacher als das klassische BGA-Package. ... weiterlesen |
|
pitch
Rastermaß : RM Als Pitch wird bei Chips, Packages und elektronischen Bauteilen das Rastermaß (RM) zwischen den Bauelementeanschlüssen bezeichnet, ebenso der Lochabstand von Leiterplatten, der Kontaktabstand von Ve ... weiterlesen |
|
power on chip
Power-on-Chip Power-on-Chip ist eine Chiptechnologie für extrem hohe Rechenleistungen, wie sie in künstlicher Intelligenz, im Machine Learning, Big Data und auch in autonom fahrenden Kraftfahrzeugen, in Smart H ... weiterlesen |