Durch Niederspannungs-CMOS- Logiken, Low Voltage CMOS (LVC), wird die Leistungsaufnahme von Bus- Schnittstellen wesentlich reduziert und gleichzeitig die Kompatibilität zu älteren Industriestandardkomponenten sichergestellt.
LVC-Logiken können mit Betriebsspannungen von 5,5 V, 3,3 V, 2,5 V und 1,65 V betrieben werden, wodurch sich die Leistungsaufnahme bei der niedrigsten Versorgungsspannung auf einen Bruchteil des Wertes von 5,5 V reduziert. Durch diese Low Voltage Technology ( LVT) reduziert sich die Leistungsaufnahme enorm. LVC-Logiken werden daher u.a. in Mobile Pixel Link ( MPL), in den verschiedenen Versionen des Flat Panel Display ( FPD) und in Digital Visual Interface ( DVI) eingesetzt.