reduced latency DRAM

Die in den RLDRAMs (Reduced Latency DRAM) benutzte Technik zielt auf die Verkürzung der Latenzzeiten in DRAMs ab. Die von Infineon und Micron entwickelte Technik soll die Lücke zwischen schnellen statischen RAMs und langsameren dynamischen schließen.

Vom Konzept her arbeiten RLDRAMs mit DRAM-Zellen, bei denen die acht Speicherbänke optimaler angeordnet sind. Zur Reduzierung von Reflexionen wird der Speicherbus im Speicherchip terminiert. Dieses On-Die-Termination (ODT) verhindert Signalverzerrungen und reduziert die Kosten für den Busabschluss. Darüber hinaus verfügen die RLDRAMs über eine gemultiplexte und nicht gemultiplexte Adressierung, sie haben gemeinsame oder getrennte Ein-/Ausgänge und programmierbare Ausgangsimpedanzen.

Die RLDRAMs haben in der zweiten Generation Speicherkapazitäten von 256 Mbit und arbeiten mit einer Taktfrequenz von 400 MHz, wodurch in Verbindung mit der 36 Bit breiten Schnittstelle Datentransferraten von bis zu 28,8 Gbit/s erzielt werden. Die Zugriffszeiten liegen mit 20 ns weit unterhalb denen der DRAMs und schon annähernd im Bereich der SRAMs.

Das RLDRAM eignet sich wegen seiner enorm kurzen Latenzzeit von etwa 20 ns speziell für Netzwerk-Anwendungen beispielsweise bei Gigagit-Ethernet, 10GE, 10GFC oder Terabit-Routern, für den Einsatz in Konsumergeräten, auf Grafikkarten und als Level-3-Cache.