118 getagte Artikel |
3D-Chip
three-dimensional integrated circuit : 3D-IC Ziel vieler Chip-Entwicklungen ist die Herstellung von immer kompakteren, platzsparenden Packages mit kleinstem Footprint. Diese Entwicklung setzt sich in den dreidimensionalen integrierten Schaltunge ... weiterlesen |
Advanced-CMOS-Logik
advanced CMOS logic (IC) : ACL Die Advanced CMOS Logic (ACL) kennzeichnet eine Entwicklungsstufe der CMOS-Logiken. Sie stammt aus den neunziger Jahren und zeichnet sich durch die enorm kurze Schaltzeit von nur 3 ns aus. Die ACL-Tec ... weiterlesen |
BiCMOS-Technologie
bipolar CMOS : BiCMOS Die BiCMOS-Technologie (BipolarCMOS) ist eine Kombination der beiden wichtigsten Halbleitertechnologien, der bipolaren Technologie und der CMOS-Technologie. Logiken aus beiden Technologien, der BiCMOS ... weiterlesen |
Bond-Pad
bond pad Bei der Konfektion von Chips wird der Chipkern, genannt Dice, mit Bondierungspunkten versehen, an die beim Bonden die mikrofeinen Bonddrähte von 12,5 µm bis 50 µm Durchmesser angeschweißt werden. Je n ... weiterlesen |
Bondierung
bonding In der klassischen Chipherstellung wird der Chip-Kern, genannt Dice, auf einem Keramik- oder Plastiksubstrat befestigt. Der Die selbst ist nur einige Millimeter klein und besitzt viele Kontakte an der ... weiterlesen |
Bump
bump Im Kontext mit der Chip-Technologie sind Bumps kleine Bond-Pads, die für die Kontaktierung der Chips mit dem Substrat und auch für die Herstellung der elektrischen Verbindungen zwischen den Packages m ... weiterlesen |
CFP-Package
ceramic flat package : CFP Ceramic Flat Packages (CFP) gibt es als flaches rechteckiges oder quadratisches Package. Beim rechteckigen befinden sich die Pins an den gegenüberliegenden Längsseiten des Gehäuses. Die Pins können s ... weiterlesen |
CMOS-Technologie
complementary metal oxide semiconductor (Chip) : CMOS Complementary Metal Oxide Semiconductor (CMOS) ist eine Halbleitertechnologie für Chips, Mikroprozessoren und auch diskrete Bauelemente, die sich durch eine geringe Leistungsaufnahme und kurze Schaltz ... weiterlesen |
CSSP-Package
chip-sized SAW package : CSSP Chip-Sized SAWPackage (CSSP) ist eine von Epcos entwickelte Package-Technologie, mit der sich kleinste HF-Filter und HF-Duplexer mit Oberflächenwellenfiltern (SAW) aufbauen lassen. CSSP-Package eines ... weiterlesen |
Chemische Gasphasenabscheidung
chemical vapour deposition (chip design) : CVD Die chemische Gasphasenabscheidung, Chemical Vapour Deposition (CVD), ist ein chemisches Beschichtungsverfahren, das u.a. für die Beschichtung von optischen Komponenten, in der Chipherstellung, der Ph ... weiterlesen |
Chip
chip Chips oder Dice sind Halbleiterbausteine, die aus dem Basismaterial für die sich darauf befindende integrierte Schaltung (IC) bestehen. Beim Basismaterial handelt es sich in der Regel um hochreines Si ... weiterlesen |
Chip-on-Board
chip on board (package) : CoB Chip on Board (CoB) ist eine gehäuselose Chip-Bauweise, die zur Technologie des Direct Chip Attach (DCA) zählt. Bei der CoB-Technologie wird das Chip direkt auf eine Leiterplatte oder auf ein Keramiks ... weiterlesen |
Chip-on-Glass-Technik
chip on glass (package) : CoG Chip on Glass (CoG) ist eine Technik, die vorwiegend in LCD-Displays eingesetzt wird. Bei dieser Technik sind die LCD-Anzeige und die Chips für den LCD-Treiber gemeinsam auf einer Glasplatte integrier ... weiterlesen |
Chipherstellung
chip manufacturing Die Herstellung von Chips besteht aus vielen Einzelschritten, die bei der Züchtung eines Siliziumzylinders, den Ingots beginnt, über die Herstellung der Wafer und die lithografische Belichtung der Int ... weiterlesen |
DSBGA-Package
die size ball grid array (package) : DSBGA Ein Die Size Ball Grid Array (DSBGA), auch bekannt als WaferChip Scale Package (WCSP), bezieht sich auf die Verpackung eines ICs in Waferform. Im Unterschied dazu sind solche Packages, die erst nachde ... weiterlesen |
DSSP-Package
Die-Sized SAW Package : DSSP Das Die-Sized SAWPackage (DSSP) ist eine Weiterentwicklung der HF-Filter und Duplexer als Chip-Sized SAW Package (CSSP). Die DSSP-Packages, ebenfalls von Epcos entwickelt, sind nochmal kleiner als das ... weiterlesen |
Dice
dice In einer bestimmten Fertigungsstufe werden einzelne Chips als "Die" bezeichnet, und zwar nachdem sie mit einer Diamantsäge oder mit einem Laserschneider aus dem Wafer ausgesägt wurden. Diesen Vorgang ... weiterlesen |
Dicing
dicing Dicing ist einer von vielen Arbeitsschritten bei der Chipherstellung. Es handelt sich um das Herausschneiden der Chipkerne aus dem Wafer. Das Ausschneiden eines einzelnen Chipkerns wird als Singulatio ... weiterlesen |
Dotierung
doping Dotieren nennt man den Vorgang bei dem hochreines Halbleitermaterial mit Fremdatomen kontaminiert wird, deren chemische Wertigkeit anders ist, als die des Halbleitermaterials. Die Fremdatome werden da ... weiterlesen |
ELSI-Technologie
extra large scale integration (IC) : ELSI Die ELSI-Technologie (Extra Large Scale Integration) kennzeichnet eine Integrationsdichte bei Chip. Die Integrationsdichte von Chips Mit ELSI werden integrierte Schaltungen (IC) bezeichnet, die zwisch ... weiterlesen |
EUV-Lithografie
extreme ultraviolet lithography : EUVL Integrierte Schaltungen (IC) werden in konventioneller Technik mit Fotolithografie erzeugt. Um möglichst schmale Strompfade auf den Chips zu erzeugen, wird blaues oder violettes Licht eingesetzt, weil ... weiterlesen |
Epitaxie
epitaxy : EPI Epitaxie (EPI) ist ein Begriff aus der Halbleiterherstellung: und zwar geht es um das Wachstum der kristallinen Halbleiterkristalle zu Ingots. Bei der Epitaxie geht es um das Aufwachsen eines Kristal ... weiterlesen |
FCBGA-Package
flip chip ball grid array (package) : FCBGA Flip Chip Ball Grid Array (FCBGA) ist eine Verbindungstechnik mit der der Die-Chip mit den Kontaktpunkten verbunden wird. FCBGA-Package (von unten), Foto: Intel Die Flip-Chip-Technik hat gegenüber dem ... weiterlesen |
Fabless
fabless Fabless-Unternehmen sind solche, die keine eigene Fertigungsstätten haben, sondern ihre Produktionen von anderen Fabriken ausführen lassen. Fab-less steht für fabriklos. Das Fabless-Geschäftsmodell w ... weiterlesen |
Flat Pack
flat package : FP Flat Pack ist eine Gehäuseform für integrierte Schaltungen (IC), Logiken und passive Bauelemente. Wie aus der Bezeichnung hervorgeht, handelt es sich bei einem Flat Pack oder Flat Package um ein flach ... weiterlesen |
Fotolithografie
photolithography Die Fotolithografie wird bei der Chipherstellung und der Herstellung von LCD-Displays und Plasma-Displays eingesetzt. Bei der Fotolithografie wird die Schaltkreisvorlage, die sich auf einer Fotomaske ... weiterlesen |
Foundry-Modell
foundry model Das englische Wort Foundry bedeutet Gießerei und ist beim Foundry-Modell so zu interpretieren, dass Unternehmen bestimmte Aktivitäten miteinander verschmelzen. Beim Foundry-Modell handelt es sich um ... weiterlesen |
GLSI-Technologie
giant large scale integration (chip) : GLSI Giant Large Scale Integration (GLSI) ist die Nachfolgetechnologie von Extra Large Scale Integration (ELSI). Die Integrationsdichte von ChipsChips in GLSI-Technologie haben 100 Millionen (`10^8`) und m ... weiterlesen |
GSI-Technologie
giga scale integration (IC) : GSI Giga Scale Integration (GSI) ist die IC-Technologie mit der derzeit höchsten Konzentration an Transistoren, bas bedeutet der höchsten Integrationsdichte. Die Integrationsdichte von Chips GSI-Chips wei ... weiterlesen |
Graphen
graphene Silizium-Halbleiter stoßen bei über zehn Gigahertz an ihre Grenzen, selbst Verbindungshalbleiter wie Silizium-Germanium (SiGe) haben ihre Grenzfrequenzen bei etwa 60 GHz. Doch wie geht man mit höheren ... weiterlesen |
Hardware-Beschreibungssprache
hardware description language (chip) : HDL Hardware-Beschreibungssprachen (HDL) dienen der Beschreibung, Synthese, Simulation und dem Test von digitalen Schaltungen; von Logiken, Gattern, Registern, Rechenwerken usw. Es gibt verschiedene Har ... weiterlesen |
III-V-Verbindungshalbleiter
Die Bezeichnung III-V-Verbindungshalbleiter geht auf die Gruppe des Periodensystems zurück aus dem die Verbindungshalbleiter stammen. Zu der Hauptgruppe III des Periodensystems gehören Bor (B), Alumin ... weiterlesen |
IV-IV-Verbindungshalbleiter
IV-IV compound semiconductor Neben den konventionellen Halbleitern aus Germanium oder Silizium gibt es Verbindungshalbleiter, die aus zwei Halbleitermaterialien bestehen. Diese Verbindungshalbleiter werden nach den Hauptgruppen d ... weiterlesen |
Ingot
ingot Ingots sind Siliziumvorprodukte für die Chipherstellung oder die Herstellung von Solarzellen. Es sind die aus der Siliziumschmelze kommenden Siliziumblöcke oder Siliziumzylinder, aus denen die Wafer g ... weiterlesen |
Integrationsdichte
integration density Die Integrationsdichte, Integration Density, ist eine Bezeichnung aus der Chip-Technologie. Dank einer rasanten technologischen Entwicklung der integrierten Schaltung konnte die Schaltkreisdichte auf ... weiterlesen |
Integrierte Schaltung : IS
integrated circuit : IC Mit der Entwicklung der Halbleitertechnologie wurden zu Beginn der 60er Jahre die ersten integrierten Schaltungen (IC) vorgestellt. Wie aus der Bezeichnung hervorgeht, handelt es sich dabei um die Int ... weiterlesen |
Kohlenstoff-Nanoröhre
carbon nano tube : CNT Kohlenstoff-Nanoröhren, Carbon Nanotubes (CNT), sind kleinste Kohlenstoff-Röhrchen mit einem Durchmesser von etwas über einem Nanometer (nm). Die Kohlenstoff-Nanoröhren sind lange, dünne Röhrchen aus ... weiterlesen |
LCCC-Package
leadless ceramic chip carrier : LCCC Das LCCC-Package (Leadless Ceramic Chip Carrier) gehört zu den keramischen Chip-Carrier-Packages, die keine Anschlussdrähte haben. Übersicht über Chip-Carrier-Packages LCCC-Packages sind rechteckige o ... weiterlesen |
LLP-Package
leadless leadframe package : LLP Um moderne Kommunikationsgeräte wie Handys, Smartphones und PDAs, MP3-Player und Flachbildschirme noch flacher bauen zu können, gibt es mit den von National Semiconductor entwickelten superflachen LLP ... weiterlesen |
LSI-Technologie
large scale integration (IC) : LSI Die Entwicklung der integrierten Schaltung (IC) war im Wesentlichen durch die Dichte der Transistoren auf einem Chip bestimmt. Die Integrationsdichte von Chips Da sich die Dichte im Laufe der Entwickl ... weiterlesen |
LTCC-Package
low temperature cofired ceramics (package) : LTCC Low Temperature Cofired Ceramics (LTCC) sind glaskeramische Folien, die als Trägermaterial in der Dickschichttechnik und für Dickschichtbauelemente der Mikrosystemtechnik benutzt werden. Sie werden al ... weiterlesen |
MCeP-Package
molded core embedded package : MCeP Das MCeP-Package, Molded Core Embedded Package, ist ein hybrides Gehäuse, das aus zwei übereinander liegenden Substraten besteht. Das obere Substrat enthält einen Kupferkern und ist über Lötkugeln mi ... weiterlesen |
MLF-Package
micro lead frame (package) : MLF Das von Amkor entwickelte Micro LeadFramePackage (MLF) ist ein flaches, kleines und sehr leichtes Plastikpackage mit kupferbasiertem Substrat. Das MLF-Package hat keine Anschlussdrähte sondern nur kl ... weiterlesen |
MOS-Kondensator
MOS capacitor In der Halbleiterelektronik werden Kondensatoren in MOS-Technologie aufgebaut. MOS-Kondensatoren werden in Halbleiterspeichern, Schieberegistern und CCD-Sensoren eingesetzt und bestehen aus verschied ... weiterlesen |
MOS-Technologie
metal oxide semiconductor (Chip) : MOS Die MOS-Technologie (Metal Oxide Semiconductor) ist eine monolithische Halbleiter-Technologie für diskrete Bauelemente und integrierte Schaltungen (IC), die in den verschiedenen Varianten als NMOS (n ... weiterlesen |
MSI-Technologie
medium scale integration (IC) : MSI Medium Scale Integration (MSI) ist eine Angabe für die Integrationsdichte von integrierten Schaltungen (IC). Die Integrationsdichte von ChipsChips in MSI-Technologie sind monolithisch, sie haben zwisc ... weiterlesen |
Micro-SMD-Package
micro SMD Der kontinuierliche Trend zur Verkleinerung von mobilen Geräten zeigt sich auch in der Miniaturisierung der Bauteile, Logiken und Prozessoren. Mittels Micro-SMD hat sich der Footprint von Packages erh ... weiterlesen |
Nanosystemtechnik
nano electro mechanical system : NEMS Nano Electro Mechanical System (NEMS) sind eine Kombination aus mechanischen und optischen Elementen sowie Sensoren, Aktoren und elektronischen Schaltungen auf einem Substrat bzw. Chip. Sie sind eine ... weiterlesen |
Network-on-Chip
network on chip : NoC Die Verkleinerung der Geräte und der ständig steigende Integrationsgrad von Chips haben dazu geführt, dass ganze Systeme mit Prozessoren, Controllern, Speicherbausteinen und anderen Komponenten auf ei ... weiterlesen |
Opto-elektronische integrierte Schaltung
opto-electronic integrated circuit : OEIC Bei Chips für die optische Übertragungstechnik unterscheidet man zwischen solchen, die nur aus optischen Komponenten aufgebaut sind und keine elektronischen Komponenten enthalten, und solchen, die opt ... weiterlesen |
PLCC-Package
plastic leaded chip carrier (chip design) : PLCC Der PLCC-Baustein (Plastic Leaded Chip Carrier) ist ein Kunststoff-Chipträger und entspricht dem Quad Flat J-Lead (QFJ). Er ist quadratisch wie das Quad Flat Package (QFP) und hat nach unten gebogene ... weiterlesen |
Package-Abkürzungen
package abbreviations Übersicht über gebräuchliche Abkürzungen die die Bauart und Bauform von analogen und digitalenChips betrifft: Antifuse Actel FPGAs BCA, Bare Chip Attach BCP, Bare Chip Processing BCC, Bump Chip Carr ... weiterlesen |
Packaging
packaging Bei der Herstellung von konfektionierten integrierten Schaltungen wird der Die-Chip, das ist der Chipkern, mit einem schützenden Gehäuse umgeben und mit den Anschlusskontakten verbunden. Diesen Vorgan ... weiterlesen |
Photonisches IC
photonic integrated circuit : PIC Photonic Integrated Circuit (PIC) sind integrierte optische Schaltkreise in denen verschiedene photonische Funktionen integriert sind. Ein PIC-Chip ist vergleichbar einem elektronischen Integrated Cir ... weiterlesen |
Physikalische Gasphasenabscheidung
physical vapour deposition (coating) : PVD Die Dünnschichttechnik arbeitet ch dem Additivverfahren bei dem einzelne Schichten auf ein Substrat aufgedampft werden. Um Oxidationen und Verunreinigungen zu vermeiden erfolgt die Beschichtung unter ... weiterlesen |
Planar
planar In der Halbleitertechnik und bei der Herstellung von Chips, Halbleiterspeichern, von analogen und digitalen Bauelementen und Schaltungen wird oft von planarer Herstellung oder planarer Technik gesproc ... weiterlesen |
PoP-Package
package on package : PoP Bei Package-on-Package (PoP) handelt es sich um Chips in einem flachen Gehäuse, die aufeinander montiert sind, wie Lego-Bausteine. So können beispielsweise mehrere BGA-Packages miteinander kombiniert ... weiterlesen |
Power-on-Chip
power on chip Power-on-Chip ist eine Chiptechnologie für extrem hohe Rechenleistungen, wie sie in künstlicher Intelligenz, im Machine Learning, Big Data und auch in autonom fahrenden Kraftfahrzeugen, in Smart Homes ... weiterlesen |
RCP-Package
redistributed chip packaging : RCP Redistributed ChipPackage (RCP) ist eine Package-Technologie, die die klassische Halbleiterverdrahtungstechnik für Chips über Metallisierungsebenen benutzt. Sie hat eine höhere Integrationsdichte als ... weiterlesen |
Rastermaß : RM
pitch Als Pitch wird bei Chips, Packages und elektronischen Bauteilen das Rastermaß (RM) zwischen den Bauelementeanschlüssen bezeichnet, ebenso der Lochabstand von Leiterplatten, der Kontaktabstand von Verb ... weiterlesen |
Reinraum
clean room Ein Reinraum, clean room: Ein Reinraum, Clean Room, ist ein Produktionsraum in dem das Klima und die Feinstaubbelastung genau kontrolliert werden. Reinräume werden nach der maximalen Anzahl von Parti ... weiterlesen |
Rekombination
recombination In der Halbleitertechnik erfolgt der Informationsfluss durch Elektronen und Fehlelektronen. Letztere werden auch als Löcher bezeichnet. Elektronen haben eine negative Ladung. Die durch Fehlelektronen ... weiterlesen |
SLSI-Technologie
super large scale integration (IC) : SLSI Das Super Large Scale Integration (SLSI) ist eine Angabe über die Integrationsdichte von Chips. Entwicklung der Integrationsdichte Integrierte Schaltungen (IC) in SLSI-Technologie haben zwischen einer ... weiterlesen |
SSI-Technologie
small scale integration (IC) : SSI Die Integrationsdichte von Schaltkreisen in einer integrierten Schaltung wird als Scale Integration bezeichnet. Die Integrationsdichte von Chips Je nach der Höhe der Dichte setzt man vor dieses Akrony ... weiterlesen |
Schnelle Prototypentwicklung
rapid prototyping development (microsystem) : RPD Rapid Prototyping Development (RPD) ist eine Technik um in möglichst kurzer Zeit Prototypen von neu entwickelten Produkte herzustellen. Durch die RPD-Technik werden verschiedene Kriterien wie die Real ... weiterlesen |
Silizium-Durchkontaktierung
through-silicon via : TSV Die Through-Silicon-Via-Technik (TSV) ist eine Durchkontaktierungstechnik auf Silizium-Basis. Mit der TSV-Technik wird eine kürzest mögliche Verbindung zwischen der Chip-Unterseite zur Chip-Oberseite ... weiterlesen |
Strukturbreite
structure width Der Begriff Strukturbreite wird bei integrierten Schaltungen (IC) benutzt und kennzeichnet die technische Realisierbarkeit von der Breite der Strompfade und den dielektrischen Bereichen. Die Strukturb ... weiterlesen |
Substrat
substrate Mit Substrat wird ein festes Material bezeichnet, das als Basismaterial benutzt wird, und auf das andere Materialien aufgebracht werden können. In der Elektronik und Informationstechnik bilden Substra ... weiterlesen |
Superskalar
super scalar Der Begriff superskalar kommt in Prozessor-Architekturen vor und wird für Prozessoren benutzt, die Instruktionen parallel abarbeiten. Dabei handelt es sich in der Regel um die Prozessoren, die die höc ... weiterlesen |
System-Basis-Chip
system basis chip : SBC Unter System-Basis-Chips (SBC) sind monolithische integrierte Chips zu verstehen, die analoge Standardfunktionen wie beispielsweise das Power Management (PM), den Schutz des Systems vor elektromagneti ... weiterlesen |
System-in-Package
system in package (Chip) : SiP Mit System in Package (SiP) werden Halbleiterschaltungen bezeichnet, die in einem Package verschiedene Chips zu einem kompletten elektronischen System vereinen. Bei einem solchen SiP-Package werden al ... weiterlesen |
System-on-Chip
system on chip : SoC Ein System-on-Chip (SoC) ist ein komplettes System auf einem Chip, das verschiedenste Schaltungsteile integriert hat. Ein System-on-Chip ist die Integration von Zentraleinheiten, weiteren Prozessoren, ... weiterlesen |
TFBGA-Package
thin fine-pitch ball grid array (package) : TFBGA Das TFBGA-Package (Thin Fine-Pitch Ball Grid Array) ist vergleichbar dem BGA-Package mit dem Unterschied, dass die kugelförmig geformten Lötpunkte an der Package-Unterseite einen geringeren Abstand ha ... weiterlesen |
TO-Leadless-Package
TO-leadless Ein TO-Leadless-Package ist ein TO-Package ohne Anschlussbeine. Ein solches Package eignet sich für die SMT-Technik, Surface Mounted Technology (SMT). TO-Leadless-Packages sind konzipiert für Leistun ... weiterlesen |
ULSI-Technologie
ultra large scale integration (IC) : ULSI Ultra Large Scale Integration (ULSI) ist eine Angabe über die Integrationsdichte von Chips. Die Integrationsdichte von ChipsIntegrierte Schaltungen (IC) in ULSI-Technologie haben zwischen einhundertta ... weiterlesen |
UltraCMOS
UltraCMOS ist eine patentierte CMOS-Technologie, die vorwiegend in Geräten der Mobilfunktechnik eingesetzt wird. Bei UltraCMOS handelt sich um eine patentierte Technologie, bei dem ultra-dünnes Siliz ... weiterlesen |
Umverteilungsschicht
redistribution layer (chip) : RDL Redistribution bedeutet Umverdrahtung, Umverteilung oder Neuverteilung. Redistribution Layer (RDL) sind spezielle Schichten in einem Package, um Verbindungen an gewünschte Stellen umzuleiten. Das Red ... weiterlesen |
V-NAND-Flash
vertical NAND : V-NAND V-NAND-Flashs sind Speicherchips bei denen die Speicherzellen in vielen vertikalen Lagen angeordnet sind. Durch die Stapelbauweise der Chips übereinander werden die Speicherbausteine äußerst kompakt ... weiterlesen |
VFBGA-Package
very-thin fine-pitch ball grid array (package) : VFBGA Das VFBGA-Package (Very-Thin Fine-Pitch Ball Grid Array) ist vergleichbar mit dem Thin Fine-Pitch Ball Grid Array (TFBGA) mit dem Unterschied, dass die kugelförmig geformten Lötpunkte an der Package-U ... weiterlesen |
VLSI-Technologie
very large scale integration (IC) : VLSI Very Large Scale Integration (VLSI) ist eine Technik für integrierte Schaltungen (IC), die sich durche eine hohe Integrationsdichte auszeichnet. Entwicklung der Integrationsdichte VLSI-Bausteine habe ... weiterlesen |
WLP-Package
wafer level packaging : WLP Das Wafer Level Packaging (WLP) ist eine Interconnect-Technologie für Chip-zu-Chip-Verbindungen. Sie unterscheidet sich vom konventionellen Packaging von Integrierten Schaltungen dadurch, dass alle Pr ... weiterlesen |
Wafer
wafer Ein Wafer ist eine flache ca. 1 mm dünne runde Scheibe aus einem Halbleitermaterial, die die Basis für integrierte Schaltungen (IC) bildet. Der Wafer ist das Ausgangsprodukt für die Chipherstellung. E ... weiterlesen |
application specific integrated circuit : ASIC Ein ASIC (Application Specific Integrated Circuit) ist eine anwenderspezifische oder kundenspezifische integrierte Schaltung. Im Unterschied zu Standard-ICs wird ein ASIC gemäß den Kundenanforderungen ... weiterlesen |
application specific standard product (IC) : ASSP Anwendungsspezifische Standardprodukte (ASSP) sind Standard-Chipbausteine mit elementaren Programmiermöglichkeiten. Application Specific Standard Products (ASSP) werden in großen Stückzahlen hergestel ... weiterlesen |
atmospheric pressure chemical vapour deposition (chip design) : APCVD Atmospheric Pressure CVD (APCVD) ist ein Beschichtungsverfahren, Chemical Vapour Deposition (CVD), das zur Herstellung von dotierten und undotierten Oxiden eingesetzt wird und mit atmosphärischem Druc ... weiterlesen |
charge trap flash (V-NAND) : CTF Charge-Trap-Flash (CTF) ist eine Technologie für Speicherzellen, vergleichbar dem Floating-Gate. Der Vorteil dieser Technologie ist darin zu sehen, dass sich die einzelnen Speicherzellen der CTF-Speic ... weiterlesen |
chip carrier (package) : CC Chip Carrier (CC) sind rechteckige Chip-Gehäuse mit Anschlusskontakten an allen vier Package-Seiten. Übersicht über Chip-Carrier-Packages Die Anschlusskontakte können als metallische Kontaktflächen in ... weiterlesen |
chip on flex : CoF Chip on Flex (CoB) ist eine spezielle Form der Chip on Board-Technologie (CoB) und gehört zur Technologie des Direct Chip Attach (DCA). Die wesentlichen Vorteile der CoF-Technologie liegen in ihrer pl ... weiterlesen |
chip on tape : COT Chip-on-Tape (COT) ist eine Package-Technologie bei der die einzelnen Chipmodule paarweise nebeneinander auf einem flexiblen dünnen Band platziert sind. Das Band hat üblicherweise eine Breit von 35 mm ... weiterlesen |
complex programmable logic device (logic device) : CPLD Ein Complex Programmable Logic Device (CPLD) ist ein vorkonfektionierter, frei konfigurierbarer Logikbaustein. Diese Bausteine, die eine Weiterentwicklung der Programmable Array Logic (PAL) und der Pr ... weiterlesen |
direct chip attach (chip design) : DCA Die DCA-Technik, Direct Chip Attach (DCA), ist eine Bestückungstechnik, bei der gehäuselose Chip direkt auf dem Substrat oder der Leiterplatte platziert werden. Chip-on-Board (CoB) und Chip on Flex (C ... weiterlesen |
embedded wafer level ball grid array : eWLB Embedded Wafer Level Ball Grid Array (eWLB) ist eine Weiterentwicklung des WLB-Packages resp. des Wafer Level Packagings (WLP). EWLB-Packages sind wesentlich flacher als das klassische BGA-Package. B ... weiterlesen |
equivalent oxide thickness (semiconductor) : EOT Halbleiter haben zwischen dem Transistorkanal und dem Gate ein Dielektrikum aus einem Oxid. Um hohe Schaltgeschwindigkeiten erreichen zu können, sollte ein solches Dielektrikum sollte äußerst dünn sei ... weiterlesen |
fan out panel level packaging (micro packaging) : FOPLP Fan-out Panel Level Packaging (FOPLP) ist eine Packaging-Technologie mit hohem Miniaturisierungspotential. Die technologischen Voraussetzungen dafür bildet ein geformtes Panel, in das die Chips und an ... weiterlesen |
fan-in wafer level package : FI-WLP Fan-InWafer Level Packaging (FI-WLP) ist eine Interconnect-Technologie bei der die Fan-Ins der Chips direkt auf Chipebene miteinander verbunden werden. Ein typisches Beispiel sind die übereinanderlieg ... weiterlesen |
fan-out wafer level package : FO-WLP Fan-OutWafer Level Packaging (FO-WLP) ist eine Interconnect-Technologie bei der die Fan-Outs als Chip-zu-Chip-Verbindung miteinander verbunden werden. So beispielsweise bei übereinanderliegenden Dice ... weiterlesen |
field programmable RF : FPRF Die Bezeichnung Field Programmable RF Transceiver (FPRF) steht für HF-Chips, die mehrere Frequenzbereiche und mehrere Standards abdecken. Es handelt sich um eine Schlüsseltechnologie mit der Mehrberei ... weiterlesen |
field programmable function array (chip) : FPFA Field Programmable Function Array (FPFA) sind rekonfigurierbare Prozessoren. Es ist ein Array aus Rechenwerken (ALU) bei dem sowohl die Funktion der Rechenwerke als auch die Verbindung der Rechenwerke ... weiterlesen |
front end of line (chip production) : FEOL Front-End-of-Line (FEOL) steht in der Halbleiterproduktion von Bauelementen für die Gesamtheit der Prozessschritte zur Herstellung von Transistoren und anderen Schaltungselementen. Die weiteren passi ... weiterlesen |
high density packaging (IC) : HDP High Density Packaging (HDP) ist wie ASIC (Application Specific Integrated Circuit) eine Integrationstechnologie für Klein- oder Spezialserien. Bei der HDP-Technologie sind die Stückkosten geringer al ... weiterlesen |
high speed CMOS : H-CMOS Die High-Speed-CMOS-Technologie (H-CMOS) hat die Vorteile der CMOS-Technologie, kombiniert allerdings die geringe Leistungsaufnahme mit einer kurzen Signallaufzeit von 9 ns. Sie ist damit vergleichbar ... weiterlesen |
high-density lead-frame array (chip format) : HDA High-Density Lead-FrameArray (HDA) ist eine Packageform, die sich durch ihre hohe thermische Leitfähigkeit auszeichnet. HDA-Packages sind dreidimensional aufgebaut und bestehen aus einem einlagigen S ... weiterlesen |
lab on chip (micro biology) : LoC Ein Lab-on-a-Chip (LoC) ist ein mikrofluidisches Mikrosystem, das es ermöglicht, winzige Mengen von Flüssigkeiten oder Gasen für schnelle und einfache Tests durch einen Kanal zu pumpen. Diese Miniatur ... weiterlesen |
low pressure CVD (package) : LPCVD Low Pressure Chemical Vapour Deposition (LPCVD) ist ein Beschichtungsverfahren, das im Gegensatz zu den anderen CVD-Verfahren, Chemical Vapour Deposition, mit Unterdruck arbeitet. Das LPCVD-Verfahren ... weiterlesen |
low voltage CMOS : LVC Durch Niederspannungs-CMOS-Logiken, Low Voltage CMOS (LVC), wird die Leistungsaufnahme von Bus-Schnittstellen wesentlich reduziert und gleichzeitig die Kompatibilität zu älteren Industriestandardkompo ... weiterlesen |
multi chip package (chip design) : MCP Durch die zunehmende Miniaturisierung werden häufig mehrere Chips in einem Gehäuse kombiniert. Eine solche kombinierte Anordnung nennt man Multi-Chip-Package (MCP). In einem MCP-Bausteine können Logik ... weiterlesen |
optical proximity correction (Chip) : OPC Optical Proximity Correction (OPC) ist ein Korrekturverfahren von fotolithografischen Belichtungen. Mit dem OPC-Verfahren werden die Randschärfe von lithografischen Strukturen und deren Auflösung verb ... weiterlesen |
programmable system on chip : PSoC Das progammierbare System-on-Chip (PSoC) unterscheidet sich gegenüber dem System-on-Chip (SoC) durch eine höhere Funktionalität und die Programmierbarkeit. Ein PSoC-Baustein vereint analoge mit digit ... weiterlesen |
rapid thermal processing (semiconductor) : RTP Rapid Thermal Processing (RTP) ist eine Technologie für die thermische Verarbeitung von Wafern. Bei der RTP-Technologie wird der gesamte Wafer gleichmäßig temperiert, während die Prozesstemperatur hoc ... weiterlesen |
reliability, avaibility, maintainability, safety : RAMS Reliability, Avaibility, Maintainability und die Safety (RAMS) stehen für Zuverlässigkeit, Verfügbarkeit, Wartbarkeit und Sicherheit. Die erwähnten Eigenschaften bilden gemeinsam die Verlässlichkeit, ... weiterlesen |
semiconductor embedded in substrate : SESUB Semiconductor Embedded in Substrate (SESUB) ist eine von TDK entwickelte Substrattechnologie, bei der viele Funktionseinheiten auf einer 3D-Integrationsplattform untergebracht werden. Neben mehreren i ... weiterlesen |
single edge contact (chip design) : SEC Die SEC-Technik (Single Edge Contact) ist eine Package-Technologie von Intel aus den 90er Jahren, die erstmals beim Pentium Pro 200 eingesetzt wurde. Die Single Edge Contact-Technik vereint die Zentra ... weiterlesen |
single edge contact cartridge (CPU-package) : SECC Single Edge Contact Cartridge (SECC) ist eine spezielle Bauform für Mikroprozessoren, die so genannten Slot-Prozessoren. Die Pozessoren befinden sich auf einer kleinen Steckkarte, die in einem Plastik ... weiterlesen |
surface horizontal package (chip design) : SHP Das SHP-Package (Surface Horizontal Package) ist ein aufgebaut wie ein Single Inline (SIL); es wird aber direkt stehend in SMT-Technik auf das Motherboard gelötet. Die Anschlüsse befinden in einer Rei ... weiterlesen |
thin small leadless package : TSLP Thin Small Leadless Packages (TSLP) sind kleine und kleinste SMD-Packages für Analogschaltungen. Wie aus der Bezeichnung hervorgeht sind sie äußerst dünn und haben eine Bauhöhe von weit unter einem Mi ... weiterlesen |
thin super small leadless package : TSSLP Thin Super Small Leadless Packages (TSSLP) unterscheiden sich von den Thin Small Leadless Packages (TSLP) dadurch, dass sie noch schmaler sind als diese. Wie aus der Bezeichnung hervorgeht sind sie äu ... weiterlesen |
vision system on a chip (camera) : VSoC Vision System on Chip (VSoC) sind komplette Systeme, die sich auf einem Chip befinden, die allerdings im Unterschied zu System-on-Chip (SoC) auch die Nachbearbeitung der erfassten Informationen umfass ... weiterlesen |
zigzag inline package (chip design) : ZIP Die ZIP-Bauweise (Zigzag Inline Package) entspricht im Wesentlichen dem Single Inline Package (SIP). Im Gegensatz zu diesem sind die in Reihe liegenden Anschlussstifte in einer Zick-Zack-Linie nach au ... weiterlesen |