Virtual Instruction Set Computing (VISC) ist ein Prozessor-Design von Soft Machines, das erstmals auf der Linley Processor Conference 2014 in Santa Clara vorgestellt wurde. Mit VISC verarbeiten Mehrkernprozessoren mit vier und mehr virtuelle Kerne gemeinsam einen Thread im x86- und ARM- Code, um die Zahl der verarbeiteten Instruktionen pro Takt, Instructions per Cycle ( IPC), zu steigern. Die ARM-32- oder x86-Instruktionen werden auf einem VISC-Instruktionssatz zur Laufzeit optimiert.
Das Hardware-Design eines VISC-Prozessors besteht aus einem Front-End, einem Cache und zwei oder mehr physikalischen Cores, deren Level-2-Cache ( L2) die Sicherung des zentralen Cache und der Daten-Caches der Cores übernimmt. Das Front-End überträgt die Anweisungen als Sequenzen zur Verarbeitung an die physikalischen Cores. Ein Software-Layer übersetzt Standard-Anweisungen in ausführbare VISC-Instruktionen.
Der Ansatz, mehrere Kerne an einem Thread arbeiten zu lassen, wurde 2003 von AMD zum Patent angemeldet. Auch Intel und IBM haben bereits an der Verwendung mehrerer Kanäle gearbeitet, ebenso Transmeta mit dem Crusoe- Chip. Da der Performance-Gewinn mit steigender Zahl der Kerne proportional abnimmt, sind vier Kerne zurzeit die realistische Obergrenze des Gesamtsystems.