RapidIO (rapid input output)

Der RapidIO-Standard definiert eine serielle Schnittstelle für Chip-zu-Chip-Verbindungen bis hin zu Verbindungen auf Systemebene über das Backplane. Die leistungsstarke, paketorientierte Bus-Technologie wurde für embedded Systeme entwickelt, sie eignet sich speziell für Netzwerk- und Kommunikationssysteme, sowie für Enterprise Storage.


Die RapidIO-Trade Association, in der namhafte Unternehmen aus dem Kommunikations- und Netzwerkbereich, der Chipindustrie und von embedded Systemen mitarbeiten, hat den RapidIO-Bus entwickelt und fördert ihn als offenen Standard. Der RapidIO-Bus soll den Engpass beseitigen mit denen die Komponenten in Netzwerk- und Kommunikationsgeräten und -systemen miteinander kommunizieren.

Datenrate und Fehlertoleranz

Konzept 
   von RapidIO

Konzept von RapidIO

Der RapidIO-Bus zeichnet sich durch eine hohe Datenrate, Fehlertoleranz und geringe Latenzzeit aus, dank der Software-Transparenz sind keine speziellen Gerätetreiber erforderlich. Die Spezifikationen des RapidIO-Busses beschreiben eine leistungsstarke Verbindungsarchitektur mit der Daten und Steuersignale zwischen Mikroprozessoren, digitalen Signalverarbeitungseinheiten, Kommunikations- und Netzwerk-Prozessoren, Speichereinheiten und peripheren Geräten übertragen werden können. Auf der physikalischen Ebene sind Chip-zu-Chip- und Board-zu-Board-Übertragungen mit einem Datendurchsatz von über 10 Gbit/s über standardmäßige Leiterplatten möglich. Darüber hinaus kann der Rapid-IO-Bus als Brücke zu anderen Bussystemen wie dem PCI-Bus, PCI-X und Infiniband dienen.

Die verschiedenen Bustechnologien vom Prozessorbus bis zum LAN

Die verschiedenen Bustechnologien vom Prozessorbus bis zum LAN

Bei dem RapidIO-Standard handelt es sich um ein paketvermittelte Verbindungsarchitektur, allerdings richtet sich das Konzept auf die Kommunikation zwischen Prozessoren und periphere Einheiten. Die RapidIO-Architektur ist in drei Schichten für die logischen Verbindungen, den Datentransport und die physikalischen Spezifikationen unterteilt. Um den unterschiedlichen Anforderungen an die Verbindungen zwischen Bausteinen und Platinen gerecht zu werden, wurden für die physikalische Schicht eine serielle und eine parallele Verbindung spezifiziert. Paralleles RapidIO nutzt Low Voltage Differential Signalling (LVDS) mit Taktfrequenzen von 250 MHz bis 1 GHz, mit 8-Bit- oder 16-Bit-Übertragung. Daraus ergibt sich für die 16-Bit-Variante bei einer Taktfrequenz von 1 GHz ein Datendurchsatz von 2 GB/s. Die serielle Variante, Serial RapidIO (SRIO), nutzt 10-Gigabit-Ethernet mit der Schnittstelle XAUI und 8B/10B-Codierung.

Das ursprüngliche Konzept des RapidIO-Busses hatte eine Datenrate von 10 Gbit/s und benutzte 8 Bit breite Eingangs- und Ausgangsports. Mit LVDS besteht die Möglichkeit die Portanzahl auf 16 Bit breite Port oder höher zu skalieren und damit ein Mehrfaches der Datenrate zu erzielen.

http://www.rapidio.org

Informationen zum Artikel
Deutsch: RapidIO-Bus
Englisch: rapid input output - RapidIO
Veröffentlicht: 07.11.2013
Wörter: 366
Tags: #Busse
Links: 10-Gigabit-Ethernet, 8B10B-Codierung, Backplane, Bit (binary digit), Brücke