Der D-Flipflop ist ein getakteter Flipflop mit einem Informationseingang "D" und einem Takteingang "C". Das "D" steht für Delay, also Verzögerung, und bedeutet eine verzögerte Übernahme der Eingangsdaten auf den Ausgang.
Das Schalten des D-Flipflops erfolgt ausschließlich durch die Flanke des Taktimpulses, unabhängig von einer zwischenzeitlichen Zustandsänderung am Informationseingang. Der Takteingang wird sowohl bei der steigenden als auch bei der fallenden Flanke des Taktimpulses geschaltet und übernimmt den am Informationseingang liegenden Pegel verzögert auf den Ausgang. Die Ausgänge Z und Z´sind zustandsmäßig invertiert. Sind der Eingang D und das Taktsignal C Lo, sind beide Ausgänge Lo. Mit der steigenden Flanke des Taktsignals erfolgt die Umschaltung vom Lo- in den Hi-Zustand und umgekehrt.
Das D-Flip-Flop wird in elektronischen Speichern eingesetzt, da der Ausgang konstant bleibt, es sei denn, er wird absichtlich durch Änderung des Zustands des D-Eingangs gefolgt von einem steigenden Taktsignal verändert.
Das D-Flip-Flop werden in Schieberegistern eingesetzt. Durch Kaskadierung von acht D-Flip-Flops in Folge kann beispielsweise ein Byte (8 Bits) an Informationen nach 8 Taktzyklen gespeichert werden.