3D-IC (three-dimensional integrated circuit)

Ziel vieler Chip-Entwicklungen ist die Herstellung von immer kompakteren, platzsparenden Packages mit kleinstem Footprint. Diese Entwicklung setzt sich in den dreidimensionalen integrierten Schaltungen, den 3D-ICs fort. Um eine möglichst kompakte Bauform mit kurzen Verbindungswegen zu erhalten, werden in 3D-ICs separate Chips neben- und übereinander in Stapelbauweise angeordnet, so wie beim Multi-Chip-Modul (MCM) oder beim Package-on-Package (PoP), und in einem Package vergossen.


Die einzelnen Chips eines 3D-Chips, mit denen unterschiedliche Funktionen realisiert werden, kommunizieren über Busse oder Through-Silicon Vias (TSV) untereinander. Die für 3D-ICs benutzte Technik ist auch bekannt als System in Package (SiP).

Aufbau eines System in Package (SiP)

Aufbau eines System in Package (SiP)

Die für die Herstellung von 3D-ICs benutzten Techniken können monolithisch sein, sie können auf zwei und mehr Wafern basieren und Dice mit einschließen. In der monolithischen Technik werden die elektronischen Komponenten schichtweise auf einem Halbleiter-Wafer aufgebaut. Dieser wird anschließend in Dice geschnitten. Da er monolithisch ist, entfällt das Justieren der Schichten, ebenso wie das mehrfache Bondieren.

Die monolithische Bauweise hat wegen ihrer hohen Kompaktheit den Nachteil der eingeschränkten Wärmeableitung. Anders ist es bei den Wafer-bezogenen Bauweisen. Bei dieser Bauweise werden mehrere Wafer übereinander gelegt, justiert, bondiert und in 3D-ICs geschnitten. Die einzelnen Schichten werden mittels Through-Silicon Vias (TSV) oder Drahtbondierung miteinander kontaktiert. In einer ähnlichen Bauweise können fertig geschnittene Dice mit Wafern oder untereinander, also Dice mit Dice kombiniert werden.

Informationen zum Artikel
Deutsch:
Englisch: three-dimensional integrated circuit - 3D-IC
Veröffentlicht: 24.03.2014
Wörter: 232
Tags: #Chip-Technologien
Links: Bondierung, Bus, Chip, Dice, Footprint