Intel setzt bei verschiedenen Zentraleinheiten auf das so genannte Shared-CPU-Bus-Konzept, bei dem ein zentraler Memory Controller Hub (MCH) die Speicher und Peripherie adressiert. Der Memory Controller Hub (MCH) entspricht der Northbridge und ist direkt an den Frontsidebus (FSB) angeschlossen. Er steuert die Kommunikation der Bussysteme mit den Zentraleinheiten und kontrolliert die Speicher. Außerdem kann er die Fehlerkorrektur (ECC) übernehmen und über entsprechende Verfahren Bitfehler auf dem Frontsidebus eliminieren.

<< Anzeige >>