Der Front Side Bus (FSB) ist die Schnittstelle für die Datenübertragung zwischen Zentraleinheit ( CPU) und Motherboard. Die Taktrate des FSB beträgt im Allgemeinen 100 MHz oder 133 MHz, früher auch 33 MHz und 66 MHz. Aus dieser Taktfrequenz wird der CPU- Takt und die Taktfrequenz für die Busse respektive Schnittstellen abgeleitet.
Um die Datentransferrate zwischen Zentraleinheit und Chipsatz zu erhöhen, hat man verschiedene Transferverfahren entwickelt. So wird beispielsweise bei Single Data Rate ( SDR) pro Taktimpuls ein Datenpaket übertragen, bei Double Data Rate ( DDR) verdoppelt man die Datentransferrate, indem bei jedem Taktimpuls zwei Datenpakete übertragen werden und bei Quad Data Rate ( QDR) sogar vier.
Die Übertragungsleistung des FSB muss an die Leistung des internen CPU-Busses angepasst sein und bestimmt die maximale Datentransferrate. Diese errechnet sich aus der Multiplikation der FSB-Taktrate mit der Datenwortbreite und der Anzahl der Pakete pro Taktzyklus. Daraus ergibt sich beispielsweise bei einer FSB-Taktrate von 100 MHz, einer Busbreite von 64 Bit und einem Datenpaket pro Taktzyklus eine Datentransferrate von 800 MB/s. Der errechnete Wert gilt beispielsweise für den Pentium II.
Um die Datentransferrate optimal nutzen zu können, müssen weitere Systemkomponenten des Motherboards, wie die Arbeitsspeicher, an den Leistung des FSB angepasst werden. Zur Erhöhung der CPU-Effizienz steigen die Taktraten von FSB-Bussen kontinuierlich. So wird der Nachfolger des Pentium-M in der Taktrate von 533 MHz auf 667 MHz erhöht.
Bedingt durch CPU- Architekturen, bei denen sich die Speichercontroller in der Zentraleinheit (CPU) befinden, hat der klassische Front Side Bus sein Berechtigungsdasein verloren.