PLL (Phasenregelkreis)

phase lock loop

  1. Phase Lock Loop (PLL) ist eine Oszillator-Technik mit phasensynchroner Steuerung. Beim PLL-Verfahren wird die Phasenlage eines spannungsgesteuerten Oszillators (VCO) in einem Komparator oder Phasendiskriminator mit einer Referenzphasenlage verglichen und aus der Abweichung wird eine Steuerspannung gewonnen, mit der der Oszillator mehrmals in der Sekunde in seiner Phasenlage nachgeregelt wird.

    Prinzip des Phasenregelkreises (PLL)
    Prinzip des Phasenregelkreises (PLL) lexikon, kompendium, computer, it, elektronik

    Die Regelung erfolgt phasensynchron, so dass man von einer phasenstarren Kopplung zwischen Oszillator und Referenzphasenlage sprechen kann. Die Genauigkeit von PLLs liegt bei 0,001 % und ist damit etwa 200mal besser als die eines Variable Frequency Oscillators (VFO).

    Phasengesteuerte Oszillatoren werden in professionellen Geräten der Rundfunk- und Fernsehtechnik eingesetzt. Sie werden auch für synchrone Taktregenerierungen und synchrone Frequenzvervielfachungen benutzt.
  2. Bei der Datenübertragung mit dem Phase-Lock-Loop-Verfahren wird die Zeitinformation mit den Daten übertragen. Die Empfangseinrichtung filtert die Zeitinformation aus dem empfangenen Signal und bindet ihren internen Takt an das Zeitsignal.

Querverweise von PLL (Phasenregelkreis) nach:

Querverweise nach PLL (Phasenregelkreis) von: