Die Leiterplattenherstellung ist ein mehrstufiger komplexer Vorgang, bei dem ein elektronischer Schaltplan in eine funktionsfähige, mit Bauteilen bestückte Platine umgesetzt wird. Basis für die Leiterplattenherstellung sind der elektronische Schaltplan, das kupferkaschierte Basismaterial und die Stückliste mit den Kennwerten der Bauelemente, ihrer Leistungsaufnahme und ihren Abmessungen. Entworfen werden Leiterplatten mit CAD-Systemen, hergestellt werden sie mit CAM-Systemen.
Platzierung der Bauteile
In der ersten Stufe der Leiterplattenherstellung werden nach der Festlegung der Leiterplattengröße die im Schaltplan und der Stückliste spezifizierten Bauteile, die in einer Datenbank abgelegt sind, so auf der Leiterplatte platziert, dass sie möglichst kurze Verbindungen aufweisen. Die Bauteile-Platzierung erfolgt mit CAD-Programmen unter Berücksichtigung der in der Datenbank gespeicherten Bauteile-Abmessungen.
Die Leiterplattenentflechtung
Vor der Leiterplattenentflechtung werden die platzierten Bauteile schaltplangemäß miteinander verbunden, und zwar auf kürzestem Weg. Je nach Komplexität der Schaltung kreuzen sich mehr oder weniger viele Leitungen. Diese gilt es kreuzungsfrei zu verlegen, was die Leiterbahnentflechtung übernimmt. Bei der Leiterplattenentflechtung gilt es bestimmte Design-Regeln für die Bestückungsoptimierung zu beachten. Dabei kann es sich darum handeln, dass die Bauteile in möglichst einer Richtung ausgerichtet sind, oder dass signalführende Leitungen möglichst kurz und direkt sind und mit einem Mindestabstand zu anderen signalführenden Leitungen verlegt werden. Außerdem sollten die Stromversorgung und Masse eine eigene Leiterplattenebene haben. Bei der Entflechtung wird auch die Anzahl der Layer der Leiterplatte bestimmt, ebenso die Durchkontaktierungen und andere Vias.
Die Einhaltung der Design-Regeln wird mit einem Design-Regeltest, dem Design Rule Check (DRC), überprü ft. Damit wird festgestellt, ob alle Design-Regeln eingehalten werden und keine logischen Fehler enthalten sind. Dabei kann es sich um Kurzschlüsse zwischen sich kreuzenden Leiterbahnen oder um fehlende Kontaktierungen von Bauelementen handeln.
Die bei der Entflechtung berechneten Dateien sind Gerber-Dateien, die für die Platinenbelichtung, Lötstoppmasken, Bohrungen, Passermarken usw. benutzt werden.
Das Ätzen der Leiterplatte
Bevor die Leiterplatte geätzt wird, wird das Resist für die Lötstoppmaske aufgebracht. Dieser Fotolack wird nach der Belichtung an den Stellen entfernt, an denen kein Kupfer bleiben soll. Im folgenden Ätzvorgang werden die einzelnen Layer hergestellt. Dazu werden aus den Kupfer-kaschierten und belichteten Leiterplatten die berechneten Leiterbahnen, Masseflächen, Vias, Lötpunkte usw. ausgeätzt. Dies kann chemisch oder elektrolytisch erfolgen. Danach werden die Layer passgenau zu einer Leiterplatte zusammengepresst.
Die Bestückung der Leiterplatte
Bevor die Leiterplatten bestückt werden, werden die Lötstoppmasken (Resist) aus Abziehlack aufgedruckt, und Durchkontaktierungen und Bohrungen für Bauelementdrähte oder Pins von Chips werden versiegelt, damit sie sich beim Lötvorgang nicht mit Lot zusetzen. Danach erfolgt die Bestückung, die bei geringen Stückzahlen von Hand, bei größeren Stückzahlen automatisch mit einem Bestückungsautomat erfolgt. Dabei werden die zu bestückenden Bauteile in der richtigen Reihenfolge gegurtet oder in Kunststoffschächten vorsortiert, bevor der Bestückungsautomat sie richtig positioniert.
Das Verlöten der Bauelemente
Nach der Bauteile-Bestückung werden die Bauteile auf den Leiterplatten verlötet. Das verwendete Lötverfahren hängt davon ab, ob die Bauteile in Durchstecktechnik ( THT) oder in SMT-Technik montiert werden. Für die Through Hole Technology eignet sich das Wellenlöten und das Tauchlöten, das für einseitig bestückte Platinen benutzt werden kann, während bei der Surface Mounted Technology (SMT) mit Reflow gearbeitet wird.
Nach der Reinigung der bestückten Boards durchlaufen diese die verschiedensten optischen und elektrischen Testverfahren.