A/D (AD-Wandler)
ADC (analog digital converter)
![]() |
Einordnung der verschiedenen
AD-Wandlerverfahren ![]() |
Da es sich bei den zu digitalisierenden Analogsignalen in aller Regel um sich ändernde Signale handelt, ist dem eigentlichen DA-Wandler ein Abtast- und Halteglied (S/H) vorgeschaltet. Die in der Abtast- und Halteschaltung (S/H) zwischengespeicherte Spannung wird anschließend im DA-Wandler quantifiziert und in mittels Dualsystem codiert.
Bekannte AD-Verfahren sind das SAR-Verfahren mit der sukzessiven Approximation, die Parallelumsetzung mittels Flash-Wandler, das Zählverfahren, der Pipeline-Wandler, das Slope-Verfahren und Dual-Slope-Verfahren und der Sigma-Delta-Wandler, auch bekannt als 1-Bit-Wandler.
![]() |
Einordnung von A/D-Wandlern nach der Abtastrate und der Auflösung ![]() |
Hochgeschwindigkeits-Wandler erreichen Abtastraten von über 1 GS/s (Gigasample pro Sekunde) bei einer Auflösung von 10 Bit. Bei höherer Auflösung von 12 Bit und 14 Bit sinken die Abtastraten auf 5 MS/s bis 1 MS/s. Dem gegenüber erreichen hochauflösende A/D-Wandler Auflösungen von 24 Bit.
Weitere Parameter von AD-Wandlern sind die Leistungsaufnahme, die differenzielle Nichtlinearität (DNL), die integrale Nichtlinearität, der SINAD-Wert, der das Rauschen und die Verzerrungen umfasst, die Effective Number of Bits (ENOB) und der Störspannungsabstand (S/N), der 80 dB und höher sein kann.
![]() |
16-Bit-A/D-Wandler
ADS1115 im QFN-Package von Texas Instruments ![]() |
Die Leistungsaufnahme ist technologieabhängig und liegt bei Verwendung der CMOS-Technologie bei 1 mW bis 2 mW. Hinsichtlich der Nichtlinearitäten werden unter Einbeziehung der integralen Nichtlinearität (INL) und der differenziellen Nichtlinearität (DNL) Werte von +/- 1 LSB erreicht. Das bedeutet, dass der kleinste Bitwert um eine Stelle schwanken kann.






