Bei PCI-Express 3.0 wird die bisherige 8B/10B- Codierung von einer 128B/130B-Codierung abgelöst.
Die 128B/130B-Codierung zeichnet sich durch einen geringen Overhead von nur 1,6 Prozent aus, wodurch der steigende Energiebedarf bei der Übertragungsrate von 8 GB/s pro Lane wesentlich geringer ausfällt, als der der 8B/10B-Codierung, die einen Overhead von 20 % hat. Einhergehend mit der Verringerung des Leistungsbedarfs steigt allerdings die Komplexität der Logiken. Es werden daher deutlich mehr Logikgatter in einem Field Programmable Gate Array ( FPGA) benötigt.